下世代高頻元件與電路

＃毫米波矽基米元件設計與優化＃新世代高頻射頻電路設計＃氮化鎵高頻元件與電路開發

願景

未來社會中，高速無線通信的需求將急遽增加。隨著物聯網時代的到來，各種智慧聯網應用，如智慧城市、智慧家庭、智慧交通、智慧工廠等，將會使得無線網路的數據流量持續大幅增展，而在各類型的無線通訊需求中，以影音串流的成長為最快，將有13 倍以上的成長，這結果也將帶動無線網路的數據傳輸速度每年以25～50%的幅度進行成長，因此毫米波傳輸技術的重要性日漸增加。儘管第五代(5G)行動信系統的部署才剛剛開始，各先進國家於超越第五代(Beyond 5G)或第六代(6G)行動通信電子技術已展開布局。Beyond 5G/6G 行動技術預估關鍵技術指標有以下幾項：

(1) 開發新的頻段於 100-300 GHz 以達成峰值數據傳輸速率大於 100Gb/s 及未來十年增加100 倍容量。

(2) 低於1 毫秒(msec) 的端到端延遲時間。

(3) 覆蓋範圍擴展至當前移動設備無法覆蓋的位置，包括天空，海洋等。

(4) 應對大量的可穿戴設備用戶和IoT 設備收集影像和感測訊息，大規模與高密度並具高感測和高精度定位（cm-scale）能力之行動網路連接設備將成為重點之一。

關鍵議題

5G佈建對系統及元件已提出高速、寬頻、低功耗、高頻及低等多項技術要求，使得半導體各項技術創新與變革勢在必行。

因應Si毫米波電路以及單晶片通訊系統整合之急切需求，奈米Si CMOS 元件乃成為核心技術之一。平面式奈米 CMOS 與立體式 FinFET 元件之最佳化設計以及高頻等效電路模型建立，應用於毫米波電路模擬與最佳化設計，目標為建立 Si 毫米波技術並應用於超 5G 與 6G 通訊系統。首要基礎研究工作為分析平面式奈米 CMOS 與立體式 FinFET 元件之微縮與佈局效應及其物理機制，以及傳輸線(transmission lines)、阻抗匹配網路(impedance matching network)、Si 基板損耗(lossy Si substrate)等核心問題，必須深入了解其應用於毫米波電路設計之瓶頸，發掘現有高頻元件模型之不足與誤差過大甚至誤導高頻電路設計等根本問題，進而修正現有模型或建立新模型，包括主被動元件與傳輸線佈局效應、Si 基板損耗效應、以及偏壓與溫度相關等效應。上述各種效應在高階毫米波頻段即G-band (140~220GHz) 與J-band (220~325GHz)更加複雜而難以正確預測，舉凡高頻量測、去寄生效應(de-embedding)、本質元件參數與雜散寄生電阻電感電容(parasitic RLC)之萃取、本質元件模型、損耗式 Si 基板模型(lossy substrate model)、傳輸線模型(TML model)、阻抗匹配網路模型等，在高階毫米波頻段均成為關鍵性且極具挑戰性的研究題材。

功率放大器之性能為太赫茲高頻段操作之主要瓶頸。就現有技術技術而言，第三代半導體中，如 III-V 族的氮化鎵元件在功率輸出上已具有明顯的優勢，極有潛力突破現有瓶頸，達成下世代毫米波及太赫茲功率放大器。氮化鎵高電子遷移率電晶體(GaN HEMT)由於其高崩潰電壓和高電子速度，被認為是潛力最大的元件，有望達到最大振盪頻率 250 GHz 以上。元件開發外，新穎的智慧電路設計技術亦為關鍵議題，例如利用機器學習或人工智慧技術建立非理想模型，提升電路性能；運用頻率/ 時間交錯式(Frequency/Time-Interleaved)技術，來實現 Beyond 5G/6G CMOS 通訊晶片所需之高速類比至數位轉換器。

關鍵研究方向及技術

毫米波矽基米元件設計與優化

隨著先進半導體製程節點持續推進，電晶體尺寸持續微縮以提高元件密度及電流，進而製造出在同樣晶片面積下達成更多功能的積體電路。單純依照摩爾定律的元件尺寸微縮方法，在物理尺度的限制以及短通道效應的影響下，很難達到效能成長以及保有優異元件可靠度的目標。因此，三維電晶體的出現無疑是現今摩爾定律能持續走下去，先進製程節點能持續演進的最大功臣。鰭式電晶體相較於平面電晶體來說，在單位面積下能有更大的等效寬度，進而提升元件電流密度，增加積體電路之效能。且其三維結構相較於平面電晶體能提供更佳閘極對通道的控制能力，因此能大幅度抑制因元件尺寸微縮所伴隨的短通道效應。

本校團隊目標發展矽基CMOS 高頻元件技術以達成可操作於100-300 GHz 之收發器(Transceiver)技術，尤其是CMOS 技術可以提供高度整合的系統晶片(SoC)應用。然而CMOS 技術在太赫茲(> 100 GHz= 0.1 THz) 頻段上仍需改善，特別是功率放大器應用的最大振盪頻率（maximum oscillating frequency, Fmax）和工作電壓。

利用TCAD 重新設計先進CMOS 元件，提供先進的元件模型以設計高頻收發器(100-300 GHz) ，並與先進的CMOS 代工廠合作實現和驗證晶片。除主動元件開發外，同時也對整合的被動元件（包括傳輸線、通孔）進行太赫茲頻率模型建立。

新世代高頻射頻電路設計

於毫米波或更高的頻段要能夠傳送 100 Gbps 以上等級的無線通訊系統，就需要高頻寬 CMOS 技術來達到更高的傳輸資料率，而建構高品質的類比與射頻前端電路是非常具有挑戰性。在真實電路中，由於溫度、製程漂移以及供應電壓的漂動等原因，各種非理想效應(nonideal effects, NE)存在高速類比電路與高頻射頻電路中，如：

(1)功率放大器(Power Amplifier, PA)、混頻器(Mixer)的非線性失真。

(2)振盪器(oscillators)與混頻器I/Q 增益與相位不平衡引起的頻率非選擇性(frequency-independent, FI)鏡像頻率(Mirror-Frequency)干擾。

(3)於數位類比轉換(ADC) I/Q DC 電位偏移(voltage offset)不平衡及電路取樣(sampling)的抖動(jitter)。

(4) BB/IF I/Q 低通濾波器(low pass filter, LPF)的-3dB 轉角頻率不平衡引起的頻率選擇性(frequency-dependent, FD)鏡像頻率干擾。

(5)振盪器(Oscillators)的相位雜訊(Phase Noise, PN)。

(6) LO leakage 等，都會造成嚴重的系統效能下降。

氮化鎵高頻元件與電路開發

就高頻 GaN HEMT 的磊晶結構而言，最常見的結構是在具有各種不同緩衝層的藍寶石(Sapphire)，碳化矽(SiC)或(111)Si 基板上生長的AlGaN / GaN 異質結構。由於晶格常數和熱膨脹的差異，在不同基板上生長的GaN HEMT 的磊晶結構具有不同的特性。因不同基板和GaN 之間晶格不匹配程度不同而導致磊晶缺陷密度的差異會嚴重影響GaN HEMT 的高頻特性。近年來，由於SiC 基板與GaN 的晶格常數差異較小，大多數高頻GaN HEMT 都生長在SiC基板上。而且，SiC 具有非常好的導熱係數（> 4.90 W / cm•K），可以防止在大功率運行期間溫度急劇上升。然而，基於成本的優勢，在 Si 基板上生長製作GaN HEMT 亦成為研發的重點。經由磊晶緩衝層設計可減緩較大晶格不匹配引起之高缺陷密度，晶圓背面工藝則可提供更好的熱傳導，以解決在Si 基板上GaN HEMT 的低熱導率的問題。

對於高頻應用，GaN HEMT 元件必須儘量減小閘極長度。然而，小閘極長度的元件將面臨嚴重的短通道效應（SCE），從而導致更高的汲極漏電或更高的輸出電導。GaN HEMT 減小 SCE 的典型方法是使用閘極凹槽蝕刻(Gate Recess Etching)工藝減小閘極到通道的垂直距離，以獲得合適的閘極長度和能障厚度（Lg / barrier）縱橫比，或採用新的異質結構(如InAlGaN/GaN)以採用具有高自發極化的超薄能障結構。

GaN HEMT 的優點是高崩潰電壓和高飽和速度，可以提供更高的輸出功率密度。高輸出功率密度可使 MMIC 的物理尺寸縮小。隨著物理尺寸的減小，可以獲得匹配時所需之更大的最佳阻抗範圍。這有助於減少由匹配網絡產生的損耗。於毫米波頻率範圍內開發和建立 GaN HEMT 元件與模型是一個國內外尚未成熟的領域。本校團隊將開發先進的與物理相關的非線性 GaN HEMT 高頻模型，以分析元件特性及效率限制，從而反饋優化電晶體和材料設計。

下世代高頻元件與電路

＃毫米波矽基米元件設計與優化＃新世代高頻射頻電路設計＃氮化鎵高頻元件與電路開發

願景

關鍵議題